10万システム・ゲート品が2ドルの低価格FPGA
Spartan-3E

米国Xilinx社は，10万システム・ゲート品が2ドルの低価格FPGAファミリ「Spartan-3E」を発売した．10万ゲート～160万ゲートの5品種を用意する．

Spartan-3Eは，従来のSpartan-3を補完するファミリである．Spartan-3と比べると，I/Oの機能を民生機器向けに特化させ，1ゲート当たりの価格を抑えた．GTL（gunning transceiver logic），一部のHSTL（high speed transceiver logic），一部のSSTL（stub series terminated logic），LDT（lightning data transport）が非対応になり，新たに66MHz動作のPCI，PCI-X，mini-LVDS，Bus LVDSに対応する．最大I/O数は376本（XC3S1600E，FG484パッケージ）であり，Spartan-3の同等規模品（476本，XC3S1500，FG676パッケージ）より少ない．

18ビット×18ビットの乗算器，クロック管理（DCM：Digital Clock Manager），メモリ・ブロック（Block RAM）についてはSpartan-3と同じものを搭載する．乗算器の最大動作周波数が325MHzになり，DCMへの最低入力周波数が5MHzに引き下げられるなどの機能強化が図られている．コンフィグレーション・メモリとして，汎用のSPIおよびパラレル・インターフェースを持つフラッシュ・メモリをサポートする．

90nmプロセスで製造する．電源電圧はコア電圧が1.2V，補助電圧が2.5V，I/O電圧が1.2～3.3Vである．10万システム・ゲート品の「XC3S100E」をサンプル出荷中．2005年中に全品種の量産を開始する予定．

設計ツールは，同社のPLD開発環境「ISE 7.1i」を使用する．

表1　Spartan-3Eファミリの概要

型　名	XC3S100E	XC3S250E	XC3S500E	XC3S1200E	XC3S1600E
システム・ゲート数	10万	25万	50万	120万	160万
LC（Logic Cell）数	2,232	5,508	10,476	19,512	33,192
メモリ・ブロック容量（ビット）	72K	216K	360K	504K	648K
分散メモリ容量（ビット）	16K	38K	73K	136K	231K
DCM数	2	4	4	8	8
18ビット×18ビット乗算器数	4	12	20	28	36
最大I/O数	108	172	232	304	376
最大差動ペア数	40	68	92	124	156

■価格
2.00ドル以下（XC3S100E，2006年における50万個購入時の単価）
■連絡先
ザイリンクス株式会社
TEL 03-5321-7740
http://www.xilinx.co.jp/

最大19,700個のLUTを搭載するフラッシュ・メモリ内蔵FPGA
LatticeXP

米国Lattice Semiconductor社は，フラッシュ・メモリを内蔵するFPGAファミリ「LatticeXP」を発売した．3,100 LUT（look-up table）～19,700LUTを搭載する5品種を用意する．

LatticeXPは，SRAMで構成される4入力LUTをベースとするアーキテクチャを採る．また，回路（コンフィグレーション）データを記録するフラッシュ・メモリを内蔵する．電源投入後，コンフィグレーションに要する時間は1ms以下である．

PLL（phase-locked loop），9Kビットのメモリ・ブロックを内蔵する．全体の25％のLUTは，分散メモリとして使用できる．

0.13μmプロセスで製造する．コア電圧は1.2V．コア用電源として，1.2Vを供給する低電圧版と，1.8/2.5/3.3Vを供給する通常電圧版の2種類が用意される．通常電圧版では，使用するI/O電圧と同じ電圧を供給できるため，システム・コストの低減を図ることができるという．

9,700個のLUTを搭載する「LatticeXP 10」をサンプル出荷中．2005年第2四半期中に全品種のサンプル出荷を開始する予定．

設計ツールは，同社のPLD開発環境「ispLEVER 4.2SP1」を使用する．



写真1　LatticeXPの外観

表1　LatticeXPファミリの概要

型　名	XP3	XP6	XP10	XP15	XP20
LUT数	3,100	5,800	9,700	15,400	19,700
9Kビット・メモリ・ブロック数	6	10	24	32	46
分散メモリ容量（Kビット）	12	23	39	61	79
PLL数	2	2	4	4	4
最大I/O数	136	188	244	300	340

■価格
15ドル以下（XP10，2006年における25万個購入時の単価）
■連絡先
ラティスセミコンダクター株式会社
TEL 03-3342-0701
http://www.latticesemi.co.jp/

NEWS

Actel社のフラッシュFPGA，ARM7TDMIコアの組み込みが可能に

米国Actel社は，英国ARM社からプロセッサ・コア「ARM7TDMI」のライセンスを受けたことを発表した．まず，同社のフラッシュ・メモリ・ベースFPGA「ProASIC3ファミリ」に組み込む．

FPGAに組み込むプロセッサ・コアにはソフト・マクロとハード・マクロの二つの形態がある．前者はFPGAチップが内蔵する論理ブロックを用いてプロセッサ機能を実現する．一方，後者は，ゲート・レベルやレイアウト・レベルで最適化した専用の回路ブロックをFPGAの内部に埋め込む．

Actel社が今回ライセンス供給を受けたのはソフト・マクロのプロセッサ・コアである．サード・パーティ（IPベンダ）製のプロセッサ・コアがソフト・マクロの形態でFPGAベンダに供給される例は珍しい．というのは，ソフト・マクロで提供された場合，FPGAのコンフィグレーション・データを解析することによって，プロセッサ・コアの詳細な設計情報が読み取られる可能性があるからだ．

Actel社はこの問題を設計情報の暗号化によって回避する．すなわち，Actel社は，今回のプロセッサ・コアを同社のFPGAのデバイス構造に合わせて最適化した後，そのデータをAES（advanced encryption standard）を利用して暗号化する．ProASIC3は，128ビットAES暗号の復号回路を内蔵しており，コンフィグレーション・データはこの回路を使って復号される．同社は，今回のコアを利用できる環境を2005年内にユーザに提供する方針．

● アクテルジャパンのホームページ
http://www.jp.actel.com/

ディジタル制御によるパワー・マネージメント用チップセット

Fusion Digital Power

米国Texas Instruments社は，ディジタル制御によるパワー・マネージメント用チップセット「Fusion Digital Power」を発売する．本チップセットは，コントローラLSI「UCD9K」，PWM（pulse width modulation）制御LSI「UCD8K」，MOSFETドライバIC「UCD7K」から構成される．通信機器やサーバ向けのAC-DC電源システムや無停電電源（UPS）などにおける需要を見込んでいる．

UCD9Kについては，DSPコアを内蔵した「UCD9510」とマイクロプロセッサ・コアを内蔵した「UCD9110」の2品種を用意する．各プロセッサ・コアのほか，分解能が150psのPWMコントローラや12ビットA-Dコンバータ，16K×16ビットのフラッシュ・メモリなどを内蔵している．

UCD7KはUCD9Kと組み合わせて使用する．また，UCD8KはアナログPWM機能を備えており，UCD9KのA-Dコンバータの変換速度や精度が足りない場合はUCD7KとUCD8Kを組み合わせて使う．

本チップセットのサンプル出荷は2005年第2四半期から開始する．量産出荷の開始時期は同年後半の予定．

■価格
4.95ドル（UCD9K，1,000個購入時の単価）
1.99ドル（UCD8K，1,000個購入時の単価）
0.99ドル（UCD7K，1,000個購入時の単価）
■連絡先
日本テキサス・インスツルメンツ株式会社
http://www.tij.co.jp/pic/

MPEG-4やH.264，VC-1などに対応したプロトコル・アナライザ

MTS400シリーズ

米国Tektronix社は，MPEGなどの圧縮ビデオ信号のモニタリングと解析の機能を備えたプロトコル・アナライザ「MTS400シリーズ」を発売した．MPEG-2，MPEG-4，H.264/MPEG-4 AVC，VC-1などのビデオCODECに対応するほか，ディジタル・テレビ放送規格のDVB-C（ケーブル・テレビ向け），DVB-S（衛星放送向け），DVB-T（地上波テレビ放送向け），DVB-H（モバイル放送向け）などもサポートする．ビデオ機器や通信ネットワークの検証時に利用される．

ビデオ機器メーカ向けの「MTS430型」とネットワーク事業者向けの「MTS400型」の2機種を用意する．MTS400は，プロトコル・アナライザやビデオ・インターフェース（ASI，SMPTE-310M，LVDS），TS（transport stream）信号の記録・再生機能を備えている．MTS430はMTS400の機能に加えて，Video over IP（IPプロトコルを利用するビデオ・データの伝送）をリアルタイムで解析する機能やマルチプレクサなどを標準で搭載している．

MTS400シリーズのプロトコル・アナライザは，トリガ条件を設定して自動的に特定のエラーを検出する機能を備えている．これにより，間欠的で複雑な障害を解析できる．TS信号の解析速度は，ASI入力時が214Mbps，パラレル入力時が108Mbps．

■価格
8,043,000円（MTS430型）
4,294,500円（MTS400型）
■連絡先
日本テクトロニクス株式会社
TEL 03-6714-3010
http://www.tektronix.co.jp/

NEWS

JEITA報告会，鉛フリー化の進展を阻む諸問題に抜本的な対策は見つからず

電子機器や部品などを対象とする有害物質の使用規制（WEEE/RoHS規制）が，欧州連合（EU）で2006年7月に始まる．この規制に対応するべく，「鉛フリー化」が進められている．ボード（部品を搭載済みの実装基板）の鉛フリー化は，はんだ合金に限ればかなり普及した．しかし，はんだ合金の鉛フリー化だけではWEEE/RoHS規制に対応したことにはならない．電子部品，半導体，プリント基板などの部材すべてについて鉛を追放する必要がある．

日本国内では，業界団体である電子情報技術産業協会（JEITA）が中心となって鉛フリー化を推進している．その過程でいくつかの重要な技術課題が浮上した．そこでJEITAは2004年7月に「JEITA鉛フリー化完遂緊急プロジェクト」を発足し，課題の解決手法を探ってきた．その成果報告会である「JEITA鉛フリー化完遂緊急提言報告会」が2005年3月15日に，東京都港区の機械振興会館で開催された．

この緊急プロジェクトでは，1）はんだ槽浸食，2）ウィスカ，3）低温はんだ，4）接合部の鉛含有量0.1％，の四つの課題を対象とした．

● はんだ槽が浸食される

1）の「はんだ槽浸食」は，フローはんだ付けで使うはんだ槽（ステンレス槽）が鉛フリーはんだによって浸食されてしまう現象である．はんだ槽の浸食は，特定の部位で起こるわけではない．溶融はんだに接触しているすべての部位で発生する可能性がある（**図1**）．報告会では，はんだを加熱するヒータ部，噴流はんだを送り込むチャンバやエンペラ（**写真1**），はんだの噴き出し口などの浸食例が示された．




図1　はんだ槽の構造と浸食（エロージョン）の発生部位

溶融はんだと接触している部分であれば，どこでも浸食が起こりかねない．

なぜはんだ槽浸食が発生し，進行するのか．はんだ槽のステンレス鋼と表面皮膜（不働態皮膜）には，一定の確率で欠陥が存在する．その欠陥にはんだが浸入し，浸食が拡大していくと現在は説明されている．

対策は，はんだ槽浸食の発生時点を遅らせる手法と，浸食の進行をゆっくりにする手法に分かれる．例えば表面皮膜を改善すれば，浸食が発生するタイミングを延ばせる．はんだ槽の材質を変更すれば，浸食の進行速度を下げられる．ただし，いずれも改善効果があったりなかったりで，根本的な対策は今のところ見つかっていない．

このため今回の報告会では，浸食の発生をすばやく発見すること，浸食の進行を把握すること，浸食が発生した部品を交換するための予算措置をあらかじめとっておくことなどの対策が提言された．

● ウィスカが避けられない

2）の「ウィスカ」は，Sn系鉛フリーめっきを施した部品でウィスカ（針状結晶）が発生するという現象である．フレキシブル・フラット・ケーブル（FFC）あるいはフレキシブル・プリント基板（FPC）とコネクタの間でウィスカが成長する．部品単体ではなく，部品がコネクタと接続した状態で，圧接部にウィスカが発生していた．

ウィスカの発生原因はまだ，明確になっていない．圧入部や接触部などではさまざまな応力が発生する．この応力が原因だとされている．

Snめっきの厚さとウィスカの長さには相関がある．FFCで調べたところ，Sn層が薄くなるとウィスカは短くなってくる．純Sn層のめっき厚は1μm以下がよいという．




写真1　浸食（エロージョン）の発生例

チャンバ（左）とエンペラ（右）．

Sn系めっきの場合，ウィスカの発生はゼロにできない．JEITAは，電子機器メーカが個別に規格を設定する必要があるとする．

● 低温はんだの現状をまとめる

現在普及している鉛フリーはんだ合金は，すず銀銅（Sn-Ag-Cu）系はんだである．この合金は，Sn-Pb共晶はんだに比べてはんだ付け温度が上がってしまうという弱点を抱えている．3）の「低温はんだ」は，この課題に対応した．

低温はんだの候補であるすず亜鉛（Sn-Zn）系合金と，すず銀インジウム・ビスマス（Sn-Ag-In-Bi）系合金，すずビスマス（Sn-Bi）系合金について，現在入手できるデータをまとめ，整理してみせた．現状では，Sn-Ag-In-Bi系合金の実績がもっとも豊富であり，容易に実用化できるとしている．

● 接合部の鉛含有量を測りたい

RoHS規制では，はんだ接合部のPb含有量を0.1重量%以下に抑える必要がある．フローはんだ付けの場合，部品電極めっきのPbがはんだ槽に溶け込む．はんだ付けを繰り返すと，はんだ槽中のPb濃度が上昇する．これでは，はんだ接合部のPb含有量が増えてしまう．0.1重量%を超える恐れがある．

そこでプロジェクトの4）「接合部の鉛組成0.1％」では，鉛含有量の測定方法を調査した．高周波誘導結合プラズマ（ICP）発光分析，原子吸光分析，蛍光X線分析，発光分光分析，それから簡易測定法として「はんだ不純物チェッカ（マルコム製）」について調査した．その結果，はんだ不純物チェッカまたは蛍光X線分析で1～2週間に1回，はんだ槽内の鉛含有量を測定し，さらにICP発光分析または原子吸光分析，発光分光分析による精密測定を鉛を含めたさまざまな不純物に対して半年に1回は実施する必要がある，との提言をまとめた．

福田 昭　テクニカル・ライタ/アナリスト